ASIC/FPGA Verification & Validation Engineer

Automaticky generované shrnutí. Berte ho jako orientační přehled.

Pozice ASIC/FPGA Verification & Validation Engineer je určena pro ověřování hardwarových návrhů na ASIC a FPGA. Hlavní náplní je provádět verifikaci a validaci jednotlivých bloků, vytvářet a vyhodnocovat testovací scénáře, analyzovat výsledky testů a spolupracovat s vývojáři na odstraňování nálezů během vývoje. Pracovní tempo zahrnuje práci s testbenchy, simulacemi a případnou automatizací ověřovacích procesů k projektu.

Požadavky a podmínky: INTERN / entry-level zkušenost; Remote práce a Full-time kontrakt. Lokalita: Brno, Tuřanka 1387, Slatina. Klíčové technologie: ASIC, FPGA, verifikace/validace. Spolupráce s vývojáři a testovacími týmy na ověřovacích procesech. Bez uvedené mzdy v inzerátu.